DS99R106VS

• 3 MHz的40 MHz时钟嵌入式和DC平衡24:1和1:24数据传输
• 有能力驱动器屏蔽双绞线电缆
• 用户可选择的时钟边沿发射器和接收并行数据
• 内部直流平衡编码/解码 - 支持交流耦合接口无需外部编码
• 个人掉电控制发射器和接收
• 嵌入式时钟的CDR（时钟和数据恢复）接收和没有需要的参考时钟的外部源
• 所有代码RDL（随机数据锁），以支持现场可插拔应用
• LOCK输出标志，以确保数据的完整性，在接收端
• 平衡T _SETUP / T接收方之间_举行的RCLK和RDATA
• PTO（逐步开启）LVCMOS输出以降低EMI，并尽量减少SSO的影响
• 所有LVCMOS输入和控制管脚内部下拉
• 发射器和接收器锁相环芯片上的过滤器
• 综上100Ω输入端接接收器
• 4 mA的接收器的输出驱动器
• 48引脚TQFP和48引脚LLP封装
• 纯CMOS 0.35微米工艺
• 电源电压范围3.3V ± 10％
• 温度范围0 ° C至+70 ° C
• 8千伏HBM ESD容差

说明

DS99R105/DS99R106芯片组转换成一个完全透明的数据/控制与嵌入式时钟信息的LVDS串行数据流的24位并行总线。 这种单一的串行数据流简化了PCB迹线和电缆通过消除并行数据和时钟路径之间的偏差问题，传输24位总线。 它节省了系统成本，缩小数据路径，从而降低PCB层，电缆宽度和连接器的尺寸和引脚。

DS99R105/DS99R106采用LVDS高速I / O信号 LVDS提供了可靠地传输数据通过串行传输路径的低功耗和低噪音环境。 通过优化串行器输出边缘速率，工作频率范围EMI是进一步降低。

此外，该器件具有预强调提高对不再使用有损电缆的距离的信号。 内部直流平衡编码/解码用于支持交流耦合互连。